麦克雷 Mavom.cn
标题:
又被打脸了,apple M1 ultra
[打印本页]
作者:
oliver
时间:
前天 10:56
标题:
又被打脸了,apple M1 ultra
又被打脸了,apple M1 ultra
作者:
艾的民
时间:
前天 10:57
Apple M1 Ultra的chiplet互联技术核心在于其
25um pitch的超高密度互联
，这一设计通过物理层面的创新将两个芯片die在逻辑上整合为一个整体，实现了2.5TB/s的带宽。以下是关键技术分析：
(, 下载次数: 0)
上传
点击文件名下载附件
一、技术背景与核心挑战
Chiplet设计的本质
：通过多芯片集成提升性能，但需解决物理互联的带宽、延迟和可靠性问题。M1 Ultra的突破在于将两个M1 Max芯片通过超高密度互联技术无缝拼接，逻辑上表现为单一芯片。
带宽需求
：2.5TB/s的带宽要求互联密度达到极致，传统技术（如MCM、EMIB）无法满足，需采用更先进的封装方案。
二、关键技术路径争议1.
CoWoS-S的第五代优化？
台积电官方标注
：CoWoS-S的互联间距标注为<40um，但未明确具体数值。实际工程中，厂商通常按基线值（如40um）设计以兼容现有流程（如FOP）。
可靠性疑问
：若优化至25um，需重新验证信号完整性、热膨胀匹配等工程问题，周期较长，与M1 Ultra的快速研发节奏存在矛盾。
(, 下载次数: 0)
上传
点击文件名下载附件
2.
INFO-LSI的25um pitch方案？
台积电明确支持
：INFO-LSI技术直接标注
25um pitch
，且尺寸与M1 Ultra的800+mm2（1X reticle size）完全匹配。
技术优势
：
密度更高
：25um pitch的IO密度远超40um，直接支撑2.5TB/s带宽。
工程可行性
：台积电已量产INFO-LSI，无需额外验证周期，符合苹果“快速落地”的风格。
专利陷阱
：专利文件通常不会直接披露产品参数，需结合工程实际推断。
(, 下载次数: 0)
上传
点击文件名下载附件
三、技术选型逻辑
排除法
：
MCM（130um）
：带宽不足，仅用于低端多芯片封装。
EMIB（55um）
：Intel专用，且密度仍低于需求。
FOP（40um）
：鲲鹏920等采用，但无法达到M1 Ultra的带宽。
CoWoS-S（<40um）
：标注模糊，缺乏直接证据支持25um实操。
最优解
：INFO-LSI的
25um pitch
是唯一同时满足密度、尺寸和工程可行性的方案。
四、工程实现难点
信号完整性
：25um间距下，需重新设计信号路由和阻抗匹配，避免串扰。
热应力管理
：多芯片集成需解决不同材料热膨胀系数差异，防止封装开裂。
测试与良率
：超高密度互联对测试设备精度要求极高，需定制化解决方案。
五、结论Apple M1 Ultra的chiplet互联技术
更可能基于台积电的INFO-LSI方案
，而非CoWoS-S的第五代优化。其核心证据包括：
25um pitch的明确标注
与M1 Ultra的带宽需求直接匹配；
尺寸兼容性
（1X reticle size）支持INFO-LSI的工程实现；
研发周期
：INFO-LSI的量产状态更符合苹果快速迭代的产品策略。
(, 下载次数: 0)
上传
点击文件名下载附件
这一选择体现了苹果在芯片设计中的“激进但务实”风格：通过采用台积电最先进的封装技术，在物理极限下实现逻辑整合，同时规避了自定义工艺的可靠性风险。
欢迎光临 麦克雷 Mavom.cn (https://mavom.cn/)
Powered by Discuz! X3.5